TSMC comparte sus planes de futuro

Durante el Simposio de tecnología en línea 2021 de Taiwan Semiconductor Manufacturing Company (TSMC), el vicepresidente senior de operaciones de la compañía, el Sr. YP Chin, compartió detalles importantes sobre la capacidad de fabricación de chips de su empresa y el progreso con la litografía ultravioleta extrema (EUV). TSMC alberga la mitad de las máquinas EUV del mundo y fue responsable de mover más de la mitad de las obleas de silicio mundiales fabricadas con la última tecnología, destacó Chin. También compartió detalles sobre la destreza de fabricación de TSMC con sus últimas tecnologías y el progreso de la fábrica con sus instalaciones de fabricación de 3 nm y 2 nm junto con un campus de fabricación de chips planificado en Arizona.

Durante el simposio, el ejecutivo inició su discurso de apertura destacando que TSMC está en camino de mantener una tasa de crecimiento anual compuesta (CAGR) del 30% para su capacidad de producción de procesos de fabricación avanzados. Estos procesos incluyen los procesos de fabricación de 16nm, 7nm y 5nm de la compañía, siendo 5nm la última tecnología disponible para los clientes y consumidores de TSMC.

Luego compartió los planes de capacidad de producción de TSMC para los nodos de 7nm y 5nm. Según Chin, la fábrica está en camino de aumentar cuatro veces la capacidad de producción de 7 nm a fines de este año con respecto a los niveles de 2018. Para 5 nm, TSMC planea duplicar su capacidad de producción con respecto al año pasado, lo que implicaría un aumento de 4 veces la capacidad en 2023 con respecto a los niveles del año pasado. Estos planes son para las familias de procesos N7 y N5 de TSMC, respectivamente, e incluyen procesos como N6 y N4. La producción de riesgo de N4 comenzará a finales de este año, según el vicepresidente senior de I + D de TSMC, el Dr. YJ Mii.

Al compartir las densidades de defectos, o la proporción de productos finales que no son aptos para su uso, el líder de operaciones de TSMC destacó que para los procesos N5 y N4 de su empresa, las densidades de defectos se han reducido en las familias de procesos de 7 nm (N7 y N6), y los datos para N4 se reflejan temprano -Defectos de etapa.

Durante su discurso de apertura, el Sr. Chin también compartió estadísticas clave para la capacidad de producción de EUV de TSMC. Una reducción agresiva en los tamaños de los circuitos requeridos por los procesos modernos de fabricación de chips requiere estas máquinas, que utilizan rayos de luz con longitud de onda reducida. Esto también reduce los defectos generales, como se destaca en el gráfico de abajo, que muestra que el proceso N5 de TSMC, que utiliza más capas EUV, tiene menos defectos que sus predecesores.

Según el ejecutivo, TSMC representó el 50% de la base de producción global instalada de EUV. Además, y lo que es más importante, la fábrica fue responsable de enviar el 65% de todas las obleas de semiconductores a nivel mundial, que tenían circuitos impresos con las últimas máquinas. El último porcentaje, conocido como movimiento de oblea ‘EUV’, se situó en el 60% durante el primer semestre de 2020.

Profundizando en la capacidad EUV de la fábrica, Chin declaró que TSMC espera duplicar su capacidad de película EUV y aumentar la vida útil de la máscara para reflejar DUV (litografía ultravioleta profunda, predecesora de EUV) para fines de este año. En el proceso de fabricación del chip, una máscara es un plano de los circuitos que una máquina imprime en una oblea de silicio, y una película es una cubierta diseñada para proteger el diseño del producto final de cualquier defecto debido a contaminantes o impurezas. Las máscaras EUV generalmente se limitan a un número determinado de obleas, después de lo cual se necesita una nueva máscara, y el aumento de la vida útil de la máscara de TSMC reducirá el coste de fabricación de sus últimos procesos de chip.

Al compartir los planes para el progreso de la construcción de TSMC y los planes para su proceso de 3nm de próxima generación y el nodo N2, el ejecutivo destacó que las fases 5, 6, 7 y 8 de su Fab 18 en Tainan serán responsables de la producción de N3. TSMC también planea expandir su producción de N5 en el campus de Tainan mediante la construcción de la fase cuatro del Fab 18. La fábrica es actualmente responsable de la fabricación de productos N5, y la expansión permitirá a la empresa cumplir con su objetivo a largo plazo de aumentar la producción de N5.

También confirmó que TSMC planea construir una nueva fábrica de chips para fabricar semiconductores con su familia de procesos N2, que, según el precedente, debería cubrir su proceso de fabricación de chips de 2 nm. Esta planta se ubicará en el sector Hsinchu de Taiwán y se denominará Fab 20. La primera fase de sus planes de construcción incluye cuatro fases, y el Sr. Chin afirmó que su empresa actualmente está adquiriendo terrenos para el proyecto.

Fuente Wccftech

Publicaciones relacionadas

Nvidia recortará el suministro de RTX 2060 para centrarse en las RTX 30

admin

Se filtran nuevas especificaciones de Alder Lake y Raptor Lake

admin

Se filtran los resultados de un Core i7-1195G7

admin

Deja un comentario