Con el lanzamiento oficial en la segunda mitad de 2021 , las CPU Alder Lake serán la primera familia de escritorio que se basará en el nodo de proceso de 10 nm. El salto a 10 nm marcará el final de la era de 14 nm que ha existido desde Broadwell en 2015.
Coelacanth-dream (a través de Videocardz ) ha incluido una lista de ID de dispositivos que se han filtrado en Core boot que señalan varias configuraciones de CPU de Alder Lake y también el posicionamiento de estas CPU, la plataforma y las variantes de gráficos integrados. Videocardz también recibió información de Alder Lake que señala el soporte de memoria DDR5 en la plataforma de escritorio Intel para 2021.
Las CPU de Alder Lake no solo serán la primera familia de procesadores de escritorio que contará con un nodo de proceso de 10 nm, sino que también incluirán una nueva metodología de diseño. Por lo que sabemos hasta ahora, Intel planea incluir una combinación de núcleos de CPU que se basan en diferentes IP. Las CPU de Alder Lake vendrán con núcleos ‘Cove’ estándar de alto rendimiento y núcleos ‘Atom’ más pequeños pero eficientes. Esta metodología de diseño big.SMALL se ha incorporado en los smartphones desde hace un tiempo, pero con Alder Lake será la primera vez que lo veamos en acción en el segmento de alto rendimiento.
No tenemos información específica sobre qué generación de arquitectura ‘Cove’ o ‘Atom’ planea utilizar Intel para sus CPU Alder Lake, pero su hoja de ruta apunta a la disponibilidad de las arquitecturas Golden Cove y Gracement para 2021. Es posible que veamos estos núcleos en acción primero en la plataforma de CPU de escritorio. Sin embargo, si Intel usara una arquitectura existente para Alder Lake, definitivamente optaría por los núcleos Willow Cove y Tracemont.
Dicho esto, hablemos de los SKU. La fuga de Coreboot enumera al menos 18 SKU de CPU. Hay cinco procesadores de 8 núcleos, siete procesadores de 6 núcleos, dos procesadores de 4 núcleos y dos procesadores de 4 núcleos. El número de núcleos principal se compone de los núcleos ‘Cove’ más grandes, pero cada variante tiene un recuento de núcleos variable para los núcleos Atom más pequeños. Hay al menos una variante para todas las configuraciones de núcleo que no incluyen ningún núcleo Atom más pequeño. Los núcleos de Atom para todos los SKU coinciden con el mismo número que los núcleos grandes, pero las ofertas de 6, 4 y 2 núcleos son la excepción donde el recuento de núcleos más pequeño excede el recuento de núcleos más grande. Esto se debe principalmente al hecho de que tienen la marca del segmento Alder Lake-P que se dirige a las estaciones de trabajo.
SKU de CPU de Alder Lake:
{PCI_DEVICE_ID_INTEL_ADL_S_ID_1, «Alderlake-S (8 + 8 + 1)»},
{PCI_DEVICE_ID_INTEL_ADL_S_ID_2, «Alderlake-S (8 + 6 + 1)»},
{PCI_DEVICE_ID_INTEL_ADL_S_ID_4 + 1) » ,
{PCI_DEVICE_ID_INTEL_ADL_S_ID_4, “Alderlake-S (8 + 2 + 1)”},
{PCI_DEVICE_ID_INTEL_ADL_S_ID_5, “Alderlake-S (8 + 0 + 1)”},
{PCI_DEVICE_ID_INTEL_ADL + 1) “ Alderlake_6” },
{PCI_DEVICE_ID_INTEL_ADL_S_ID_7, «Alderlake-S (6 + 6 + 1)»},
{PCI_DEVICE_ID_INTEL_ADL_S_ID_8, «Alderlake-S (6 + 4 + 1)»},
{PCI_DEVICE_ID_INTEL_ADL-1_S_S ”},
{PCI_DEVICE_ID_INTEL_ADL_S_ID_10,“ Alderlake-S (6 + 0 + 1) ”},
{PCI_DEVICE_ID_INTEL_ADL_S_ID_11,“ Alderlake-S (4 + 0 + 1) ”},
{PCI_DEVICE_ID_INTEL_ADL_S_ID_12, «Alderlake-S (2 + 0 + 1)»},
{PCI_DEVICE_ID_INTEL_ADL_P_ID_1, «Alderlake-P (2 + 8 + 2)»},
{PCI_DEVICE_ID_INTEL_ADL_P_ID_ID 4-2, P » ,
{PCI_DEVICE_ID_INTEL_ADL_P_ID_3, “Alderlake-P (6 + 8 + 2)”},
{PCI_DEVICE_ID_INTEL_ADL_P_ID_4, “Alderlake-P (6 + 4 + 2)”},
{PCI_DEVICE_ID_INTEL_ADL-P-4 ” },
{PCI_DEVICE_ID_INTEL_ADL_P_ID_6, «Alderlake-P (2 + 4 + 2)»},
{PCI_DEVICE_ID_INTEL_ADL_P_ID_7, «Alderlake-P (2 + 8 + 2)»},
{PCI_DEVICE_ID_INTEL_ADL-2_P_ID ”},
{PCI_DEVICE_ID_INTEL_ADL_P_ID_9,“ Alderlake-P (2 + 0 + 2) ”},
También tenemos que esperar y ver cómo se manejará la arquitectura de subprocesos múltiples para las CPU de Alder Lake para las aplicaciones de consumo. Los núcleos más grandes y la arquitectura Atom comparten una pila de software similar, por lo que las aplicaciones no tendrán muchas dificultades para adaptarse al diseño grande y pequeño de las CPU de Alder Lake. Cada familia también ofrece una combinación de gráficos GT1 o GT2 que utilizarían una versión mejorada de la arquitectura gráfica Xe que la que se presenta en las CPU de Tiger Lake y Rocket Lake que se lanzarán este año.
{ PCI_DEVICE_ID_INTEL_ADL_GT0, “Alderlake GT0” },
{ PCI_DEVICE_ID_INTEL_ADL_GT1, “Alderlake GT1” },
[…]
{ PCI_DEVICE_ID_INTEL_ADL_P_GT2, “Alderlake P GT2” },
{ PCI_DEVICE_ID_INTEL_ADL_S_GT1, “Alderlake S GT1” },
Finalmente, el último post de Videocardz apunta a la memoria DDR5 para la plataforma que es algo que hemos escuchado antes . Las CPU Intel Alder Lake se introducirán en un zócalo completamente nuevo conocido como LGA 1700 que reemplazaría al LGA 1200 existente. El zócalo LGA 1200 durará solo dos generaciones de CPU (Comet Lake y Rocket Lake). El zócalo LGA 1700 admitirá al menos dos generaciones de CPU que incluyen Alder Lake y Meteor Lake.
Intel será la primera en introducir DDR5 y big.SMALL
Según la información que AMD nos ha enviado con respecto a Zen 4 , parece que Intel sería el primero en introducir la memoria DDR5 en su plataforma de escritorio en comparación con AMD. Intel también fue el primero en introducir la memoria DDR4 en la plataforma de escritorio con su familia Skylake en 2016.
Intel también será el primero en implementar el diseño big.SMALL para procesadores de escritorio, sin embargo, según las últimas solicitudes de patente, AMD también podría estar considerando subirse al tren.
Fuente Videocardz