Intel plantea hacer la transición a un nuevo tipo de transistor

En la conferencia internacional VLSI de este año que se ha celebrado entre los días 14 y 19 de junio, el CTO de Intel, Mike Mayberry, reveló que la compañía espera tener nuevos transistores nanowire/nanoribbon en la producción de alto volumen en los próximos cinco años. Intel planea ir más allá de sus diseños actuales de tecnología de transistores FinFET.

Esta es una forma de transistor ‘gate-all-around’ (GAAFET), que parece ser el próximo gran paso desde la introducción de FinFET . El diseño tipo GAA ofrecerá ahorro de espacio y ahorro de energía en el nivel de “silicio”. Mayberry no proporcionó ningún detalle ni habló sobre la hoja de ruta de Intel en las preguntas y respuestas, pero la redujo diciendo “dentro de los próximos cinco años”.

 Samsung ya ha revelado sus propios transistores de estilo GAAFET con sus diseños MBCFET (Nanosheet) de 3 nm, que entrarán en producción de riesgo a fines de 2020.

GAAFET vs FinFET

GAAFET lleva la idea detrás de los transistores FinFET al siguiente nivel para ofrecer una cobertura completa (de ahí el nombre Gate-All-Around) del canal del transistor. FinFET, simplemente, coloca una aleta dentro de la puerta que tiene tres de los cuatro lados cubiertos, mientras que los transistores GAAFET tienen todos los lados cubiertos. Este diseño mejorado puede ayudar a reducir la pérdida de potencia y aumentar el rendimiento de un transistor. El transistor GAAFET impulsará la próxima generación de computadoras de escritorio, centros de datos y dispositivos móviles.

El CTO de Intel dice que la compañía eventualmente abandonará la “tecnología CMOS” que se ha utilizado en la fabricación de circuitos integrados durante décadas. La compañía planea reemplazarlo con estructuras de nanowire y nanoribbon.

Básicamente, las estructuras FinFET comenzaron a aparecer hace aproximadamente una década, en la que el canal del transistor se eleva por encima de toda la superficie del troquel y la puerta se envuelve alrededor de estas “aletas” elevadas. Estos transistores son más rápidos y tienen una alta capacidad de corriente que los dispositivos CMOS. Sin embargo, la presión de producir circuitos integrados cada vez más sofisticados alejará incluso a la tecnología FinFET. La puerta puede rodear el canal por todos los lados, creando el canal en múltiples hojas planas o múltiples cables, lo que lleva a un rendimiento aún mejor. También permite un ajuste más fino de las características del transistor al final.

Otro objetivo de estas nanoestructuras es obviamente la densidad. Con la topología de la aleta, una sección del canal permanece unida al dado. Con el nanoribón o la estructura de alambre, parece que la aleta está flotando y esto permite que la puerta rodee el canal.

La carrera por continuar cumpliendo la ley de Moore

En 1965, el cofundador de Intel, Gordon Moore, observó por primera vez que la cantidad de transistores que podían caber en un circuito integrado (o chip) denso se duplicaba cada año. En 1975, Moore ajustó esta “Ley” a aproximadamente cada dos años. Desde entonces, la potencia informática se ha expandido a una velocidad asombrosa.

Independientemente de cuántos transistores más quepan en un chip, los ingenieros continúan encontrando nuevas formas de optimizar y aprovechar lo que está disponible. Todavía estamos encontrando formas de colocar más transistores en un chip. Según un antiguo artículo de 2014 de ‘MIT Technology Review’, para mantenerse fiel a la Ley de Moore, los chips tendrían que tener características en el rango de 5 nanómetros para mantenerse al día.

Si observamos que los transistores en un chip se duplican cada dos años según la Ley (actual) de Moore, los seis años entre el chip 2013 y 2019 predecirían solo un procesador 712 CNTFET. Duplicar esta tasa cada año daría como resultado 11.392 transistores en un chip. Por lo tanto, el avance de CNTFET ha excedido incluso la predicción temprana de Moore.

Un aspecto muy importante que hay que superar es que estos chips normalmente deben ser 99.999999% puros para funcionar correctamente. Esto es realmente imposible bajo los procesos actuales; sin embargo, los investigadores han podido hacer un diseño alrededor de este obstáculo para el procesador CNTFET RISC 2019, lo que les permitió conformarse con solo un 99.99% de pureza. También se han desarrollado procesos para mitigar una gran cantidad de estos defectos directamente.

Todavía se atisban nuevos avances

Podemos esperar nuevos avances a medida que evolucionan estas técnicas, con la esperanza de despejar el camino para la computación convencional basada en el carbono. Las ventajas de los transistores de nanotubos de carbono son que aportan más eficiencia energética. Más potencia de computación generalmente equivale a un mayor uso de energía y desafíos para la disipación de calor. Como resultado, la investigación indica que la tecnología CNTFET puede ser un orden de magnitud más eficiente energéticamente que sus contrapartes de silicio. Los nanotubos de carbono son excelentes para disipar el calor que producen, un problema que afecta a las computadoras basadas en silicio, ya que los procesadores se sincronizan a velocidades cada vez más altas para aumentar el rendimiento.

Fuente Dark side of gaming

Publicaciones relacionadas

Las RTX 4090 y 4090 Ti presentarán un disipador de triple ranura

admin

Puntos de referencia oficiales de la nueva GPU Intel ARC A380

admin

Primeras reviews de la GPU ARC A380 de Intel. Decepción en los resultados

admin

Deja un comentario

Ver más

  • Responsable: Miguel Angel Rodríguez.
  • Finalidad:  Moderar los comentarios.
  • Legitimación:  Por consentimiento del interesado.
  • Destinatarios y encargados de tratamiento:  No se ceden o comunican datos a terceros para prestar este servicio.
  • Derechos: Acceder, rectificar y suprimir los datos.
  • Información Adicional: Puede consultar la información detallada en la Política de Privacidad.

Deja un comentario